在5月25日举行的2026海外电路与系统计划会上，华为公司董事、半导体业务部总裁何庭波在主旨演讲中初次提议半导体全新演进旅途——“韬（τ）定律”。

据了解，基于该定律，华为6年来已得胜遐想并量产381款芯片。预见到2031年，基于该定律的高端芯片晶体管密度目的，将达到1.4纳米芯片制程（斟酌芯片晶体管精密度的目的）的同等水平。

何为韬定律？这一定律关于半导体产业意味着什么？科技日报记者就此采访了联系内行。

第一问：韬定律的冲破点在哪？

半个多世纪以来，各人半导体产业长久死守摩尔定律这一中枢规则。

1965年，英特尔结伙首创东谈主戈登·摩尔提议，芯片上的晶体管数目不详每两年翻一倍。其实验在于通过不断消弱晶体管尺寸，在相同面积内集成更多晶体管，从而激动性能晋升与本钱下落。

昔时几十年间，芯片制程从90纳米、28纳米一谈演进到3纳米以至2纳米，半导体产业基本沿着“几何缩微”的旅途执续发展。但跟着先进制程不断靠近物理极限，这一谈径正靠近多重挑战：一方面，晶体管尺寸靠近物理极限；另一方面，先进制程的本钱、功耗与工艺复杂度快速飞腾，性能晋升的角落收益渐渐放缓，摩尔定律出现“见顶”之忧。

为此，韬定律将温雅要点从“尺寸”转向“时代”。

在物理学和电子学中，时代常数τ频频用于描摹电路中的时代延长与电阻、电容特质。围绕数落时延、优化数据流、晋升互连效果等标的，联系筹议已积蓄多年。

何庭波觉得，异日芯片性能的晋升，将不再仅依赖于更先进的制程，还不错通过数落系统中的时代本钱——包括信号传播、内存访谒、互连与同步延长等，杀青性能、能效与晶体管密度的执续晋升。

因此，从实验上看，韬定律以τ这一跨层级性能目的为中枢，通过在器件、电路、芯片、系统全栈执续压缩和洽的“时代本钱”，杀青举座性能跃迁。

“该定律中枢冲破，是重构了半导体行业沿用50余年的摩尔定律演进范式。”上海交通大学集成电路学院教师周健军告诉记者，“技能发展不再局限于消弱器件几何尺寸以晋升晶体管密度，转而以时代常数τ为中枢物理锚点，开展全维度协同优化。”

第二问：韬定律对半导体产业有何影响？

围绕韬定律，华为提议“τ缩微”（时代缩微）见解，即在器件、电路、芯片和系统各层级，均界说一个特征时代常数，并以其缩减动作和洽优化办法。

同期，免费网站在线观看高清电视剧“逻辑折叠”动作一种遐想行为论被提议。该行为通过将数字、模拟与存储电路在垂直标的进行有源层堆叠，在三维空间内重构电路布局，以镌汰要津旅途、数落互连延长，并在性能、功耗与面积之间杀青协同优化。

何庭波在发表于中国科学院科技论文预发布平台的论文中指出：“τ缩微以时代自己而非晶体管面积动作斟酌卓越的紧要目的”。论文提议，异日10年，电子系统的演进应由时代缩微来蛊惑，而非几何缩微。

而基于这一框架，半导体产业的演进将从晶体监工艺转向器件、架构、软件、系统全栈协同，从“芯片能作念多小”转向“筹备能有多快、系统反馈能有多实时”。

第三问：韬定律将如安在工程实践中渐渐落地？

何庭波先容，韬定律已构建谀媚器件、电路、芯片到系统层面的多层级协同优化体系。举例，在电路层面，通过逻辑折叠技能冲破传统平面布局的物理领域，镌汰要津旅途的走线长度并有用数落信号传播的电阻和电容负载，杀青晶体管密度和电路性能的大幅晋升；在芯片层面，通过全栈软硬芯协同遐想，基于实验责任负载杀青提醒流和数据流的细粒度终局，提高系统级效果，数落端到端实施时代。

“将于秋季面世的‘麒麟芯片2026’是逻辑折叠技能的初次得胜实施，它基于全新的摆脱逻辑遐想理念，由单层膨胀至双层，并杀青晶体管密度等目的的大幅晋升。”何庭波暴露，诸如斯类的无数革新，会渐渐落地到2027年及之后的量产芯片中。

预见异日，她预见，到2031年，基于韬定律的高端芯片晶体管密度将达到1.4纳米制程的同等水平。

在周健军看来，韬定律开荒出半导体产业全新演进旅途，既重塑行业基础发展准则，也有用无间摩尔定律技能红利。

“这一表面对各人半导体技能迭代具备引颈价值，同期为国内产业链提供全新发展指引：芯片制造不消过度依赖顶端光刻配置，先进封装的战术地位执续抬升；依托电路革新、架构改良与系统级优化，也可弥补工艺制程上的差距，打造高性能的芯片产物。”周健军说。

不外，动作一种新提议的行为论，其在不同场景的适用性，以及与遐想用具、产业生态的适配等，还需异日执续考证和优化。（记者 崔爽）